DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

3748862

Basic Patent (No,Kind,Date): JP 57058363 A2 820408 <No. of Patents: 001> MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE (English)

Patent Assignee: OKI ELECTRIC IND CO LTD

Author (Inventor): AJIOKA TSUNEO

IPC: *H01L-029/78; H01L-021/268; H01L-021/324; H01L-029/62

CA Abstract No: *96(26)227592A; Derwent WPI Acc No: *G 82-F7922E; JAPIO Reference No: *060132E000083;

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 57058363 A2 820408 JP 80133014 A 800926 (BASIC)

Priority Data (No,Kind,Date): JP 80133014 A 800926

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

00908063 **Image available**

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

PUB. NO.:

57-058363 [JP 57058363 A]

PUBLISHED:

April 08, 1982 (19820408)

INVENTOR(s): AJIOKA TSUNEO

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

55-133014 [JP 80133014]

FILED:

September 26, 1980 (19800926)

INTL CLASS:

[3] H01L-029/78; H01L-021/268; H01L-021/324; H01L-029/62

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 119, Vol. 06, No. 132, Pg. 83, July

17, 1982 (19820717)

ABSTRACT

PURPOSE: To obtain an MOS type semiconductor to stabilize threshold voltage by a method wherein after a gate oxide film is formed on the surface of an Si substrate, a laser beam is irradiated the gate oxide film.

CONSTITUTION: After field oxide films 2 are formed on the Si substrate 1, the gate oxide film 3 of 500-1,500 angstroms thickness is formed by thermal oxidation. Then the laser beam 4 is irradiated through the oxide film 3 to anneal the substrate 1 and the interface between the substrate 1 and the oxide film 3. After then an electrode 5 is formed at the prescribed part on the oxide film 3. The unnecessitated part of the oxide film 3 is photolithographed, and source and drain regions 6, 7 are formed in the Si substrate 1 by predeposition and thermal diffusion. Accordingly the MOS transistor to reduce surface state and to stabilize threshold voltage is manufactured.

(1) 日本国特許庁 (JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭57-58363

f)Int. Cl.³

識別記号

庁内整理番号

43公開 昭和57年(1982) 4月8日

H 01 L 29/78 21/268 21/324 29/62

7377—5 F 6851—5 F 6851—5 F 7638—5 F

発明の数 1 審査請求 未請求

(全 3 頁)

SAMOS型半導体装置の製造方法

願 昭55—133014

22出 願

②特

願 昭55(1980)9月26日

⑩発 明 者 味岡恒夫

東京都港区虎ノ門1丁目7番12

号沖電気工業株式会社内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

個代 理 人 弁理士 菊池弘

明 細 4

1. 発明の名称

MOS型半導体装置の製造方法

2. 特許請求の範囲

(1) ゲート酸化膜をシリコン基板の表面に形成する工程と、このゲート酸化膜が破壊しない程度の照射エネルギでレーザピームをゲート酸化膜を通して照射することにより、シリコン基板およびシリコン基板とゲート酸化膜の界面をアニールする工程とを具備することを特徴とする MOS型半導体装置の製造方法。

(2) レーザピームの照射エネルギが 0.2 ~ 1.5J/ad 程度であることを特徴とする特許請求の範囲第 1 項記載の MOS型半導体装置の製造方法。

3. 発明の詳細な説明

との発明は、ゲート酸化膜を有する MOS型半導体装置の製造方法に関するものである。

MOS LSI の製造において、しきい値電圧を安定化することは、MOSの動作上重要であるが、ゲート酸化膜とシリコン基板との界面に多くの界面

準位が存在する場合には、界面単位からの電子または正孔の放出速度が遅いため、ゲート電圧により直ちに安定な状態になることができず、界面単位からの放出が終るまで、しきい値電圧が変化してしまう。

この発明は上記の点に愛みなされたもので、界面単位を少なくし、しきい値電圧を安定化することができる MOS型半導体装置の製造方法を提供することを目的とする。

以下との発明の実施例を図面を参照して説明する。第1図はこの発明の実施例を説明するための図である。第1図(a)において、1はシリコン基板であり、まず、このシリコン基板1上に、フィールド酸化膜2を形成した後、無酸化で500~1500Åのゲート酸化膜3を形成する。

次に、第1図(b)のように、レーザピーム4をゲート酸化膜3を通して照射する。これにより、シリコン基板1をゲート酸化 返3の界面をアニールする。この場合、レーザピーム4の照射エネルやは0.2~1.5 J/dとする。

排開昭57-58363(2)

また、レーサピーム 4 は Q - sw·Nd·YAG · 波長 0.5 3μmのものを用いる。

しかる後、第1図(c)のように、ゲート酸化膜3 上の所定部分に電極5を形成する。

そして、その状態で、第1図(d)のように、ゲート酸化膜3の不要部分をホトリンし、さらにプリアポシションと熱拡散によりソース・ドレイン領域6、7をシリコン基板1内に形成する。

以上によりMOSトランジスタを製造する。

第2図は、1000 Åのゲート酸化膜を有する MOSダイオードの界面単位の分布を示し、図中、曲線 a はレーザピームの照射によるアニール(レーザアニール)を行つていない MOSダイオードの界面単位の分布、曲線 b は 0.5 J/dでレーザーニールを行つた MOSダイオードの界面単位の分布、曲線 c でいるが、上記を何の方法をでいる。この図から、上記を何のの方法をでは、アニールを行ったがわかる。特に、電子や正いのでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールでは、アコールである。特別の発展に減少し

を少なくし、しきい値電圧を安定化することができる。この発明の製造方法は MOS LSI に利用することができる。

4. 図面の簡単な説明

第1図はこの発明による MOS型半導体装置の製造方法の実施例を説明するための断面図、第2図はレーザアニールの有無による界面単位の違いを示す特性図である。

1 … シリコン 痞板、 3 … ゲート酸化膜、 4 … レーザピーム。

特許出願人 神電想工業株式会社 代理人 弁理士 菊 虺 弘 ている。この傾向は、 0.2 ~ 0.7 J/m の範囲で認められる。また、 500 Åのゲート酸化膜厚を有する MOSダイオードでは、 0.2 ~ 0.5 J/m の照射エネルギの範囲で、1000 Åのゲート酸化膜厚を有する MOSダイオードと同様に、レーザアニールにより界面単位が少なくなつた。

なか、レーザピームを照射してアニールする際、 レーザピームの照射エネルギを必要以上に大きく した場合には、ゲート酸化膜が破壊されたり、ゲート酸化膜とシリコン基板界面付近の基板側にパ ルクのダメージができてしまり。したがつて、照 射エネルギは、上配不都合が生じない程度以下と する必要がある。

以上詳述したように、この発明のMOS型半導体 装置の製造方法においては、ゲート酸化膜をシリコン基板の表面に形成した後、このゲート酸化膜 が破壊しない程度の服射エネルギでレーザピーム をゲート酸化膜を通して照射することによつて、 シリコン基板およびシリコン基板とゲート酸化膜 の界面をアニールするようにしたので、界面準位



